{"id":7137,"date":"2026-09-01T16:59:10","date_gmt":"2026-09-01T16:59:10","guid":{"rendered":"https:\/\/technodidact.de\/?p=7137"},"modified":"2026-09-01T16:59:10","modified_gmt":"2026-09-01T16:59:10","slug":"huaweis-tau-skalierungsgesetz-revolution-oder-kreative-umgehung-der-chip-sanktionen","status":"publish","type":"post","link":"https:\/\/technodidact.de\/en\/huaweis-tau-skalierungsgesetz-revolution-oder-kreative-umgehung-der-chip-sanktionen\/","title":{"rendered":"Huaweis Tau-Skalierungsgesetz: Revolution oder kreative Umgehung der Chip-Sanktionen?"},"content":{"rendered":"\n

Von DerSchneider<\/strong><\/p>\n\n\n\n

\n\n\n\n

Einleitung: Ein Paradigmenwechsel mit Fragezeichen<\/h2>\n\n\n\n

Es war der 25. Mai 2026, als He Tingbo, Pr\u00e4sidentin der Halbleitersparte von Huawei, auf der IEEE ISCAS-Konferenz in Shanghai eine Ank\u00fcndigung machte, die die Branche aufhorchen lie\u00df. Ihr Unternehmen wolle bis 2031 Chips mit einer Transistordichte erreichen, die einem 1,4-Nanometer-Prozess entspricht \u2013 und das ganz ohne die von US-Sanktionen blockierten EUV-Lithografiemaschinen aus den Niederlanden. Statt die Transistoren weiter zu schrumpfen, wie es das Mooresche Gesetz seit sechs Jahrzehnten vorsieht, will Huawei die Zeit<\/em> schrumpfen, die ein Signal im Chip ben\u00f6tigt <\/a><\/a>.<\/p>\n\n\n\n

Doch ist das eine echte Revolution oder eher ein cleverer Marketing-Coup? Eine differenzierte Betrachtung zeigt: Die Wahrheit liegt, wie so oft, dazwischen.<\/p>\n\n\n\n

\n\n\n\n

Das Mooresche Gesetz und seine Grenzen<\/h2>\n\n\n\n

Das Mooresche Gesetz, 1965 von Gordon Moore formuliert, besagt, dass sich die Anzahl der Transistoren auf einem Mikrochip etwa alle zwei Jahre verdoppelt. Diese Verkleinerung der Transistoren \u2013 die sogenannte geometrische Skalierung \u2013 war \u00fcber Jahrzehnte der zuverl\u00e4ssige Motor des technologischen Fortschritts. Doch dieser Motor stottert zunehmend. Die Fortschritte zwischen den Generationen werden kleiner, w\u00e4hrend die Kosten dramatisch steigen <\/a>. Laut der Information Technology and Innovation Foundation sto\u00dfen wir innerhalb des n\u00e4chsten Jahrzehnts an die physikalischen Grenzen der Transistorminiaturisierung <\/a>.<\/p>\n\n\n\n

Huawei sah sich zudem mit einer „akzidentellen“ Grenze konfrontiert: den US-Sanktionen, die 2019 begannen und 2020 durch die Foreign Direct Product Rule (FDPR) versch\u00e4rft wurden <\/a><\/a>. Der Zugang zu ASMLs hochpr\u00e4zisen EUV-Maschinen, die f\u00fcr Strukturen unter 5 Nanometern unerl\u00e4sslich sind, wurde blockiert. China galt allgemein als nicht in der Lage, 1,4-nm-F\u00e4higkeiten allein durch konventionelle Fertigung zu erreichen <\/a><\/a>.<\/p>\n\n\n\n

\n\n\n\n

Das Tau-Skalierungsgesetz: Eine neue Optimierungsvariable<\/h2>\n\n\n\n

Die entscheidende Frage, die Huawei sich stellte: Was, wenn die Branche seit Jahren das Falsche<\/em> optimiert? W\u00e4hrend das Mooresche Gesetz die Fl\u00e4che<\/em> minimiert, konzentriert sich das Tau(\u03c4)-Skalierungsgesetz auf die Zeit<\/em>. Die Idee ist bestechend einfach und tief in der Physik verwurzelt: Jede Signal\u00fcbertragung braucht Zeit. In modernen Chips flie\u00dfen \u00fcber 80 % der Energie nicht in das eigentliche Rechnen, sondern in das Hin- und Herschieben von Daten <\/a><\/a>. Der Widerstand und die Kapazit\u00e4t der hauchd\u00fcnnen Leitbahnen bremsen die Signale aus und fressen Energie.<\/p>\n\n\n\n

„Die geometrische Skalierung zu verlieren, bedeutet nicht, auch die zeitliche Skalierung zu verlieren“, so He Tingbo laut dem Wirtschaftsportal 36Kr <\/a>. Der Fokus verschiebt sich von der Gr\u00f6\u00dfe der Transistoren hin zur Signalverz\u00f6gerung (\u03c4), die \u00fcber Ger\u00e4te-, Schaltungs-, Chip- und Systemebene hinweg minimiert wird <\/a><\/a>.<\/p>\n\n\n\n

\n\n\n\n

LogicFolding: Der praktische Ansatz<\/h2>\n\n\n\n

Das zentrale Werkzeug zur Umsetzung des Tau-Gesetzes ist die Architektur „LogicFolding“. Dabei werden Logikschaltungen nicht mehr flach nebeneinander, sondern in zwei oder mehr Lagen \u00fcbereinander gestapelt <\/a><\/a>. Eine Verbindung, f\u00fcr die ein Signal fr\u00fcher Millimeter weit quer \u00fcber den Chip laufen musste, braucht nun nur noch wenige Mikrometer senkrecht nach oben. Das erh\u00f6ht die „fl\u00e4chenbezogene“ Transistordichte, ohne die Strukturbreite selbst zu verkleinern <\/a><\/a>.<\/p>\n\n\n\n

Die Logik von LogicFolding im Vergleich:<\/strong><\/p>\n\n\n\n

Kriterium<\/th>Traditionelle 2D-Chips<\/th>LogicFolding (3D-Ansatz)<\/th><\/tr><\/thead>
Dichteerh\u00f6hung<\/strong><\/td>Verkleinerung der Transistoren<\/td>Stapelung der Chipschichten<\/td><\/tr>
Wichtigster Engpass<\/strong><\/td>Lithografie (EUV)<\/td>W\u00e4rmeabfuhr & Bonding-Pitch<\/td><\/tr>
Kosten<\/strong><\/td>Fallen pro Transistor<\/td>Steigen durch komplexeres Packaging<\/td><\/tr>
Zielgr\u00f6\u00dfe<\/strong><\/td>Nanometer (Strukturbreite)<\/td>Mikrometer (Signalverz\u00f6gerung \u03c4)<\/td><\/tr><\/tbody><\/table><\/figure>\n\n\n\n

Quelle: Eigene Darstellung nach <\/a><\/a><\/a>.<\/p>\n\n\n\n

\n\n\n\n

Die Zahlen: Was Huawei verspricht<\/h2>\n\n\n\n

Die von Huawei kommunizierten Zahlen sind beeindruckend:<\/p>\n\n\n\n