Das GateMateA1-EVB: Open-Source-Hardware-Offensive aus Europa

Autor: DerSchneider

Kaum eine Branche ist so sehr von wenigen, dominierenden Anbietern geprägt wie die Welt der FPGAs (Field-Programmable Gate Arrays). Xilinx (heute AMD) und Intel (früher Altera) teilen sich den Löwenanteil des Marktes, ihre mächtigen Entwicklungskarten sind oft teuer, und die dazugehörigen Toolchains sind proprietär, gewaltig und nur mit Einschränkungen im Open-Source-Ökosystem nutzbar. Genau in diese Lücke stößt ein ungewöhnliches Bündnis aus einem deutschen Chipdesigner und einem bulgarischen Open-Source-Hardware-Spezialisten.

Der Cologne Chip GateMate A1 und das dazugehörige Entwicklungsboard GateMateA1-EVB von Olimex brechen mit vielen Konventionen. Sie bieten eine neuartige Architektur, eine wachsende Open-Source-Toolchain – und das alles zu einem sensationellen Preis. Dieser Artikel beleuchtet die Technik, die Philosophie und die ersten praktischen Erfahrungen mit dieser vielversprechenden Plattform.

Die Geburt einer Idee: Open Source made in Germany und Bulgarien

Die Geschichte des GateMate beginnt in Köln. Die Cologne Chip AG, vielen noch aus ISDN-Zeiten ein Begriff, wagte mit der GateMate-Serie einen Neuanfang im hart umkämpften FPGA-Markt. Von Anfang an war die Strategie klar: Man wollte nicht nur eine konkurrenzfähige Hardware bauen, sondern auch die Entwickler-Community durch eine offene Werkzeugkette ansprechen. Das Unternehmen setzt auf eine Toolchain, die auf dem Open-Source-Synthese-Framework Yosys basiert, kombiniert mit einem eigenen, aber kostenlosen Place-and-Route-Tool (PNR) .

Doch ein Chip allein reicht nicht. Er muss auf ein Board, das Entwickler erschwinglich und mit offenen Händen erreicht. Hier kommt Olimex ins Spiel. Der bulgarische Hersteller hat sich einen Namen gemacht, indem er kostengünstige, komplett offene Hardware (Open Hardware) produziert. Mit dem GateMateA1-EVB verfolgt Olimex das ehrgeizige Ziel, „die kostengünstigste FPGA-Platine ihrer Klasse“ anzubieten . Das Ergebnis ist eine Symbiose aus innovativer europäischer Hardware und der Philosophie der Transparenz und Zugänglichkeit.

Die Technik im Detail: Was kann der GateMate A1?

Bevor wir das Board betrachten, werfen wir einen Blick auf sein Herzstück, den CCGM1A1-Chip. Cologne Chip vermeidet hier bewusst den klassischen Begriff der Logikzelle (Look-Up-Table, LUT) und spricht stattdessen von CPEs (Cologne Programmable Elements) .

Besonderheiten der CPE-Architektur:
Die CPEs sind keine starren 4-Input-LUTs. Sie basieren auf einem LUT-Baum mit 8 Eingängen, der flexibel als eine 8-Input-LUT, zwei 4-Input-LUTs oder sogar als einfacher Rechenblock (2-Bit-Addierer oder 2×2-Bit-Multiplizierer) genutzt werden kann . Das ist ein entscheidender Vorteil für rechenintensive Anwendungen, da komplexe Funktionen in einem einzigen Element abgebildet werden können, was wiederum die Gesamtlogikdichte erhöht.

Das GateMateA1-EVB: Mehr als nur ein Breakout-Board

Olimex hat nicht einfach nur den Chip auf eine Platine gelötet. Das GateMateA1-EVB ist ein durchdachtes Entwicklungssystem, das die Stärken des Chips ausspielt und gleichzeitig typische Einstiegshürden senkt.

Spezifikationen und Features :

• FPGA: Cologne Chip GateMate A1 (CCGM1A1)
• Speicher: 64 MB PSRAM (Pseudo-Static RAM)
• Begleit-MCU: Raspberry Pi RP2040 (für Programmierung, Debugging und als USB-JTAG-Adapter)
• Video: VGA-Ausgang
• Eingabe: PS/2-Buchse (für Tastatur oder Maus)
• Erweiterungen: 4x GPIO-Bänke (umschaltbare Pegel 1,2/1,8/2,5 V), 2x PMOD-Stecker, 1x UEXT (Olimex‘ eigener Erweiterungsstandard)
• Abmessungen: 120 mm × 80 mm 
• Preis: Ca. 50-57 € (je nach Anbieter) 

Die Rolle des RP2040
Die Integration eines Raspberry Pi RP2040 ist besonders clever. Dieser Mikrocontroller dient nicht nur als einfacher Programmer; er ist das Herzstück der Entwicklungs-Umgebung. Er ermöglicht:

• DirtyJTAG: Eine kostengünstige JTAG-Implementierung, die das Flashen des FPGAs über USB vereinfacht .
• Echtzeit-Debugging: Er kann als integrierter Logikanalysator fungieren und so tiefe Einblicke in die internen Signale des FPGAs geben, ohne dass teure externe Hardware nötig ist.

Die Toolchain: Open Source mit Kanten

Ein FPGA ist nur so gut wie die Werkzeuge, die ihn programmieren. Cologne Chip hat hier einen mutigen Schritt gewagt. Der Standard-Workflow nutzt Yosys für die Synthese (aus VHDL/Verilog) und ein proprietäres P&R-Tool (Place & Route), das jedoch kostenlos verfügbar ist . Die Dokumentation ist frei zugänglich, und die Community arbeitet bereits an einer vollständig offenen Alternative mit nextpnr .

Erfahrungen aus der Praxis: Hindernisse und Erfolge

In Entwicklerforen und auf GitHub zeigt sich ein gemischtes, aber konstruktives Bild. Die Plattform ist lebendig, aber nicht reibungslos.

Positive Aspekte:

• Einfacher Einstieg: Die Installation der Toolchain ist dank guter Anleitungen und Skripte für Linux und Windows unkompliziert .
• Aktive Community: Es gibt bereits erfolgreiche Portierungen, wie den NEORV32 – einen RISC-V-Prozessor – auf dem GateMate. Entwickler berichten, dass einfache „Blinking LED“-Beispiele sofort laufen .
• Sichtbarer Support: Olimex und Cologne Chip reagieren auf Forenbeiträge und GitHub-Issues. Beispielsweise wurde ein bekanntes Problem mit der PLL-Stromversorgung (die zu Instabilitäten führte) auf einem Hardware-Rev. A notiert und behoben .

Herausforderungen (Stand 2024/2025):

• Die „CC_MX8“-Problematik: Die P&R-Software hat Schwierigkeiten mit 8-zu-1-Multiplexern (MUX8), die direkt aus den CPEs gebildet werden. Die aktuelle Empfehlung aus dem Hause Cologne Chip ist, deren Nutzung zu vermeiden (-nomx8), da sie zu Routing-Konflikten führt .
• Stabilität bei komplexen Designs: Entwickler des NEORV32-Kerns berichteten von „CPE_OUTMUX congestion“-Fehlern und sporadischen Fehlfunktionen (z.B. defekte UART-Ausgabe) bei bestimmten Prozessorkonfigurationen. Dies deutet darauf hin, dass die P&R-Software bei sehr dichten Designs noch an ihre Grenzen stößt .
• Mangelhafte Fehlermeldungen: Ein Kritikpunkt ist, dass der Toolchain-Flow nicht immer eindeutig abbricht. Fehlt beispielsweise eine Pin-Mapping-Datei (.ccf), läuft die Implementation durch, produziert aber keine funktionierende Bitstream-Datei .

Fazit und Ausblick

Das Olimex GateMateA1-EVB ist weit mehr als eine günstige Alternative zu etablierten Entwicklungsboards. Es ist ein politisches und technologisches Statement. Es beweist, dass auch in der von Giganten dominierten Welt der programmierbaren Logik Platz für einen „kleinen“, agilen europäischen Spieler ist.

Die Stärken:

• Unschlagbares Preis-Leistungs-Verhältnis (ca. 50 €).
• Vollständig offene Hardware (Open Hardware).
• Innovative, flexible CPE-Architektur.
• Starke Unterstützung für Open-Source-Tools (Yosys, nextpnr in Arbeit).

Die Schwächen:

• Die proprietären Reste der Toolchain (PNR) sind noch nicht perfekt.
• Die Dokumentation ist im Aufbau, es gibt noch „Kinderkrankheiten“ bei komplexen Designs.
• Die Performance und Dichte können noch nicht mit modernen Midrange-FPGAs von AMD oder Intel mithalten – aber das muss sie in dieser Preisklasse auch nicht.

Für Bastler, Studenten und kleine Unternehmen, die eine kostengünstige, transparente und in Europa gefertigte Plattform für ihre FPGA-Ideen suchen, ist das GateMateA1-EVB ein Geschenk. Es senkt die Einstiegshürden radikal. Die Open-Source-Community hat das Potenzial erkannt und arbeitet bereits an Verbesserungen der Toolchain. Sollte es gelingen, die P&R-Software zu stabilisieren und vollständig zu öffnen, könnte der GateMate A1 zum Herzstück einer neuen, demokratischen FPGA-Ära werden. Die Reise hat gerade erst begonnen, aber die Richtung stimmt.

Kategorisierung

im-herz, mit-den-händen

Schlagworte

GateMate A1, Olimex, Open Hardware, FPGA, Cologne Chip, CPE-Architektur, Yosys

Quellen

• Olimex Support Forum – Questions about GateMateA1-EVB-2M (2025) 
• CNX Software – Cologne GateMate A1 FPGA chip with 20,480 LE is programmable with an open-source toolchain (2023) 
• Mouser Electronics – GateMateA1-EVB Produktseite 
• GitHub – stnolting/neorv32 Discussion #983 (NEORV32 on Cologne Chip GateMate FPGA) (2024) 
• Sekorm – Empowering Innovation, Cologne Chip FPGA Solution (2024)