Huaweis Tau-Skalierungsgesetz: Revolution oder kreative Umgehung der Chip-Sanktionen?

Von DerSchneider

Einleitung: Ein Paradigmenwechsel mit Fragezeichen

Es war der 25. Mai 2026, als He Tingbo, Präsidentin der Halbleitersparte von Huawei, auf der IEEE ISCAS-Konferenz in Shanghai eine Ankündigung machte, die die Branche aufhorchen ließ. Ihr Unternehmen wolle bis 2031 Chips mit einer Transistordichte erreichen, die einem 1,4-Nanometer-Prozess entspricht – und das ganz ohne die von US-Sanktionen blockierten EUV-Lithografiemaschinen aus den Niederlanden. Statt die Transistoren weiter zu schrumpfen, wie es das Mooresche Gesetz seit sechs Jahrzehnten vorsieht, will Huawei die Zeit schrumpfen, die ein Signal im Chip benötigt .

Doch ist das eine echte Revolution oder eher ein cleverer Marketing-Coup? Eine differenzierte Betrachtung zeigt: Die Wahrheit liegt, wie so oft, dazwischen.

Das Mooresche Gesetz und seine Grenzen

Das Mooresche Gesetz, 1965 von Gordon Moore formuliert, besagt, dass sich die Anzahl der Transistoren auf einem Mikrochip etwa alle zwei Jahre verdoppelt. Diese Verkleinerung der Transistoren – die sogenannte geometrische Skalierung – war über Jahrzehnte der zuverlässige Motor des technologischen Fortschritts. Doch dieser Motor stottert zunehmend. Die Fortschritte zwischen den Generationen werden kleiner, während die Kosten dramatisch steigen . Laut der Information Technology and Innovation Foundation stoßen wir innerhalb des nächsten Jahrzehnts an die physikalischen Grenzen der Transistorminiaturisierung .

Huawei sah sich zudem mit einer „akzidentellen“ Grenze konfrontiert: den US-Sanktionen, die 2019 begannen und 2020 durch die Foreign Direct Product Rule (FDPR) verschärft wurden . Der Zugang zu ASMLs hochpräzisen EUV-Maschinen, die für Strukturen unter 5 Nanometern unerlässlich sind, wurde blockiert. China galt allgemein als nicht in der Lage, 1,4-nm-Fähigkeiten allein durch konventionelle Fertigung zu erreichen .

Das Tau-Skalierungsgesetz: Eine neue Optimierungsvariable

Die entscheidende Frage, die Huawei sich stellte: Was, wenn die Branche seit Jahren das Falsche optimiert? Während das Mooresche Gesetz die Fläche minimiert, konzentriert sich das Tau(τ)-Skalierungsgesetz auf die Zeit. Die Idee ist bestechend einfach und tief in der Physik verwurzelt: Jede Signalübertragung braucht Zeit. In modernen Chips fließen über 80 % der Energie nicht in das eigentliche Rechnen, sondern in das Hin- und Herschieben von Daten . Der Widerstand und die Kapazität der hauchdünnen Leitbahnen bremsen die Signale aus und fressen Energie.

„Die geometrische Skalierung zu verlieren, bedeutet nicht, auch die zeitliche Skalierung zu verlieren“, so He Tingbo laut dem Wirtschaftsportal 36Kr . Der Fokus verschiebt sich von der Größe der Transistoren hin zur Signalverzögerung (τ), die über Geräte-, Schaltungs-, Chip- und Systemebene hinweg minimiert wird .

LogicFolding: Der praktische Ansatz

Das zentrale Werkzeug zur Umsetzung des Tau-Gesetzes ist die Architektur „LogicFolding“. Dabei werden Logikschaltungen nicht mehr flach nebeneinander, sondern in zwei oder mehr Lagen übereinander gestapelt . Eine Verbindung, für die ein Signal früher Millimeter weit quer über den Chip laufen musste, braucht nun nur noch wenige Mikrometer senkrecht nach oben. Das erhöht die „flächenbezogene“ Transistordichte, ohne die Strukturbreite selbst zu verkleinern .

Die Logik von LogicFolding im Vergleich:

Quelle: Eigene Darstellung nach .

Die Zahlen: Was Huawei verspricht

Die von Huawei kommunizierten Zahlen sind beeindruckend:

• Dichte: Ein erster zweilagiger Entwurf soll 238 Millionen Transistoren pro Quadratmillimeter erreichen – eine Steigerung von 55 % gegenüber einem flachen Design. Das entspricht etwa der Dichte, die man von einem 5-nm-Prozess erwarten würde, nicht von einem 1,4-nm-Prozess .
• Effizienz: Der neue Kirin-Chip für Smartphones, der im Herbst 2026 erscheinen soll, wird eine um 41 % verbesserte Energieeffizienz und eine um fast 13 % höhere Spitzen-Taktfrequenz bieten .
• Ambitioniertes Ziel: Bis 2031 strebt Huawei eine „äquivalente“ Dichte an, die mit einem echten 1,4-nm-Prozess von TSMC oder Intel vergleichbar sein soll .

Die heiße Kartoffel: Die ungelösten Probleme

So vielversprechend die Theorie klingt, so gewaltig sind die praktischen Hürden. Experten und Analysten äußerten sich skeptisch, und He Tingbo selbst räumte die Herausforderungen ein.

1. Die Hitzefalle

Das wohl größte Problem ist die Wärme. Speicherchips werden bereits seit Jahren gestapelt, doch Logik schaltet milliardenfach pro Sekunde und erzeugt dabei enorme Hitze. Zwei aktive Logikschichten übereinander zu stapeln, presst immer mehr Leistung in ein kleineres Volumen . Die Kühlung in einem Smartphone ist eine völlig andere Hausnummer als in einem Rechenzentrum. Analysten von Bernstein warnten davor, dass die Wärmeabfuhr eine der größten Hürden für die Serienfertigung sein wird .

2. Der „Gear Ratio“-Flaschenhals

Ein entscheidender Parameter, den Huawei nun im Detail offenlegte, ist die sogenannte „Gear Ratio“. Sie beschreibt das Verhältnis zwischen dem „Hybrid Bonding Pitch“ (dem Abstand der vertikalen Verbindungen) und dem „Top Metal Layer Routing Pitch“ (der Leiterbahnbreite). Ein Verhältnis unter 3 ermöglicht eine feingranulare Optimierung. Sollte es gegen 1 gehen, verhalten sich die gestapelten Wafer wie eine einzige Schicht. Der aktuelle Kirin von 2026 arbeitet mit einem Pitch von 1,5 Mikrometern, mit einem Ziel von unter 1 Mikrometer .

3. Die Kostenfalle

Das Tau-Gesetz bricht mit einem weiteren Kernversprechen des Mooreschen Gesetzes: der Kostenreduktion. Während die Miniaturisierung traditionell mehr Leistung zu geringeren Stückkosten pro Transistor brachte, macht das komplexe 3D-Packaging die Herstellung teurer, nicht billiger .

4. Die Frage der Vergleichbarkeit

Der Begriff „1,4 Nanometer“ ist irreführend. Wie TechNews festhielt, handelt es sich um eine „Äquivalentdichte“, die durch Stapelung erreicht wird, und nicht um eine Verkleinerung der physikalischen Strukturen . Omdia-Analyst Lian Jye Su kritisierte, dass es „nichts Konkretes gibt, das unabhängig verifiziert oder mit anderen Anbietern verglichen werden kann“ . Nvidia-CEO Jensen Huang, ein Konkurrent im KI-Chip-Markt, relativierte: „Das ist ein Durchbruch für Huawei, aber keine Bedrohung für TSMC. TSMC verwendet Die-Stacking und 3D-Packaging seit fast 10 Jahren“ .

Fazit: Ein neuer Weg, aber kein Wunder

Huaweis Tau-Skalierungsgesetz und LogicFolding sind zweifellos eine beeindruckende Ingenieursleistung. Sie zeigen, wie man unter extremem Sanktionsdruck durch eine kreative Neudefinition der Optimierungsziele eine beachtliche Leistungssteigerung erzielen kann .

Die strategische Botschaft ist klar: China will sich aus der Abhängigkeit von den USA und dessen Verbündeten lösen. Die bemerkenswerte Entwicklung, dass chinesische KI-Entwickler wie DeepSeek nun Huaweis Ascend-Chips auf Augenhöhe mit Nvidia-GPUs betrachten, untermauert diesen Trend .

Dennoch ist es wichtig, die Dinge einzuordnen. Es handelt sich nicht um eine Ablösung der Physik, sondern um eine clevere Architektur-Optimierung. Die enormen Herausforderungen bei der Wärmeabfuhr, der Fertigungsausbeute und den Kosten bleiben bestehen. Ein echter 1,4-nm-Fertigungsprozess, den TSMC bis 2028 erreichen will, bleibt Huaweis Entwicklung weiterhin eine Generation voraus .

Doch eines ist sicher: China hat mit dieser Ankündigung erneut bewiesen, dass es nicht unterschätzt werden darf. Was als „Plan B“ für ein Handelsverbot begann, hat sich zu einer eigenständigen technologischen Antwort entwickelt – ein Paradebeispiel für „unintended consequences“ der US-Sanktionspolitik.

Quellen:

• [1] China Daily: „Huawei unveils 1.4nm-equivalent chip target despite US sanctions“ (2026)
• [2] ActuIA: „Huawei kündigt LogicFolding an: 3D-Dichte ohne EUV-Maschinen, 1,4 nm bis 2031 angestrebt“ (2026)
• [3] Pandaily: „Huawei Updates Tao’s Law Paper, Discloses Detailed LogicFolding Process Parameters“ (2026)
• [4] Reuters (via Yahoo Finance): „Analysis-Huawei bets on speed over shrinking transistors to sidestep US chip sanctions“ (2026)
• [5] DataCenter-Insider: „Huawei entwirft neue Architektur für KI-Mikrochips“ (2026)
• [6] Vietnam.vn: „Sjokk i chipindustrien: Huawei produserer 1,4 nm-brikker…“ (2026)
• [7] Vietnam.vn: „Huawei rozwija technologię Logic Folding…“ (2026)
• [9] CNBC TV18: „Huawei bets on speed over shrinking transistors…“ (2026)
• [11] 中非合作论坛: „Huawei unveils cutting-edge chip-development framework“ (2026)
• [12] TechNews: „華為喊 2031 實現『等效 1.4 奈米』，分析師：是封裝創新而非製程躍進“ (2026)
• [14] Hong Kong Free Press: „China tech giant Huawei touts new chipmaking technology to sidestep US restrictions“ (2026)
• [15] Elektronikpraxis: „Huawei faltet Chips; Huang bremst die Euphorie“ (2026)